May 22nd 2007

 

08h45-09h00 L'ingénierie dirigée par les modèles : Programmes nationaux et Pôles de compétitivité Agusti Canals - CS Communication&Systèmes et Pierre Bazex - IRIT Université Paul Sabatier
09h00-09h30
Panorama des projets IDM du RNTL Christian Rumpler - Schneider-Electric
09h30-10h00
Du modèle au programme : aspects conceptuels et applications Jacques Malenfant - Université P. et M. Curie/LIP6
10h00-10h30
Patrons de conception prouvés Thierry Lecomte - ClearSy et Dominique Cansell, Dominique Méry - Université Henri Poincaré Nancy 1/Loria
11h00-11h30
Wide ModelBus : Environnement réparti de développement Xavier Blanc - Université P. et M. Curie/LIP6
11h30-12h00
Vers une abstraction d'une famille de DSL Erwan Poupart - CNES et A. Abou Dib, Louis Féraud, Thierry Millan, Iléana Ober, Christian Percebois - IRIT/UPS
12h00-12h30
Projet FAROS : Un environnement de composition pour la construction fiable d'architectures orientées services N. Rivière - France Télécom, A.-F. Le Meur - Lab. LIFL (INRIA), P. Lahire - I3S, N. Plouzeau - IRISA, et B. Traverson - EDF
14h00-14h30
ASSERT : Un processus d'ingénierie pour des systèmes logiciels aux propriétés garanties Eric Conquet, Maxime Perrotin - ESA et Tullio Vardanega Université de Padoue (I)
14h30-15h00
Enterprise Model-Driven Development avec la Software Factory Blu Age (TM). Kamal Youbi et Franck Barbier - Netfective Technology
15h00-15h30
La modélisation d'architectures temps réel en AADL P. Dissaux - ELLIDISS et L. Nana - UBO dép. informatique/Université de Bretagne Occidentale, Brest
16h00-16h30
Les activités de l'action IDM Mireille Blay-Fornarino - ESSI-Sophia Antipolis, et Hubert Dubois, Sébastien Gérard (CEA-LIST)
16h30-16h45 Bilan et Synthèse de la journée Franck Barbier - Netfective Technology

 

May 23th 2007

08h45-09h00
(Plaquette)
Les modèles : NEPTUNE et les pôles de compétitivité Agusti Canals - CS Communication&Systèmes
09h00-09h30
(Plaquette)
Aerospace Valley : Présentation générale Patrick Farail - Airbus France
09h30-10h00
(Plaquette 8p, 2p)
System@tic : Présentation générale Jacques Duysens - CS Communication&Systèmes
10h00-10h30
(Plaquette)
Minalogic : Présentation générale Laurent Julliard - Minalogic
11h00-11h30
(Plaquette)
Projet Topcased (Aerospace Valley) Agusti Canals - CS Communication&Systèmes et Christian Percebois - IRIT/UPS
11h30-12h00
(Plaquette)
Projet Usine Logicielle (System@tic) Philippe Mils - THALES
12h00-12h30 L'initiative OpenMDD Christophe Lecluse - CEA
14h00-14h30
(Plaquette)
Modélisation de système sur puce matériel/logiciel en SystemC/TLM ... (Minalogic) Sébastien Revol - ST Microelectronics
14h30-15h00
(Plaquette)
Open source auto-code generator of certified C-code for embedded software (Projet GeneAuto - Aerospace Valley) Arnaud Albinet - SIEMENS VDO et Marc Pantel - IRIT
15h00-15h30
(Plaquette)
Modélisation, vérif. et traçabilité des exigences non-fonctionnelles dans le milieu automobile (System@tic) Arnaud Albinet - SIEMENS VDO et Hubert Dubois - CEA
15h30-16h00
(Plaquette)
Modélisation / ingénierie système et logicielle (Minalogic) Jean-Francois Rolland - Schneider-Electric
16h30-17h30 Table Ronde : Comment optimiser les développements par rapport aux besoins Philippe Mils - THALES, Patrick Farail - AIRBUS, Frédéric Lang - INRIA et Michel de Mathelin - LSIIT/ENSPS


Papers will be published in "Génie Logiciel - Magazine de l'ingéniérie du logiciel et des systèmes" during June 2007 Génie Logiciel - Magazine de l'ingéniérie du logiciel et des systèmes - GL & IS - 8, rue du Parc - 92190 MEUDON